8.1.1 总线分类#

总线是一组能为多个部件分时共享的公共信息传输线路。按照在计算机系统中所处的层次位置，总线通常分为以下三类：

8.1.2 总线组成#

系统总线按照传送信息的类型，由以下三组信号线构成：

1. 数据总线（DB）

传输各部件之间的数据信息，是双向传输的。数据总线的位数（又称总线宽度）通常与 CPU 的机器字长一致或为其整数倍，直接决定了每次传输的数据量。

2. 地址总线（AB）

由 CPU 发出，用于指明当前访问的主存单元或 I/O 端口的物理地址。地址总线是单向的。地址总线的位数决定了 CPU 能直接寻址的最大地址空间：

$\text{最大寻址空间} = 2^{\text{地址总线位数}}$

3. 控制总线（CB）

传送各种控制信号和时序信号，如读/写控制、中断请求、中断应答、总线请求、总线允许、时钟信号等。控制总线中有些是 CPU 向外发出的（如读写信号），有些是外部向 CPU 发送的（如中断请求）。

8.1.3 总线标准#

总线标准是为了实现不同厂商生产的硬件模块之间的互连互通，而制定的一套统一的接口规范。总线标准规定了：

• 机械特性：接插件的尺寸、引脚排列和锁扣机构。
• 电气特性：信号的电压电平、驱动能力和阻抗匹配。
• 功能特性：每根信号线的名称和功能定义。
• 时序特性：各信号线上信号有效的先后顺序和持续时间。

8.1.4 总线与三态门#

三态门是实现总线分时共享的关键电路器件。三态门有三种输出状态：高电平、低电平和高阻态。

• 当三态门的使能信号无效时，输出呈高阻态，等效于与总线断开，不会干扰总线上其他部件的传输。
• 当使能信号有效时，三态门正常驱动总线，输出高电平或低电平。

通过三态门的控制，可以保证在任意时刻只有一个部件向总线发送数据，而其他部件处于高阻态”让出”总线，从而实现总线的分时共享。

8.1.5 总线性能指标#

总线性能指标与时钟周期概念辨析

概念	定义
时钟周期（时钟节拍）	计算机中最基本的定时单位，通常由晶振产生。时钟周期的倒数即为主频。
机器周期（CPU周期）	CPU完成一项基本操作（如取指、执行）所需的时间。通常由若干个时钟周期组成。
总线时钟周期	总线工作时的基本时钟节拍，总线工作频率的倒数。
总线周期（总线传输周期）	完成一次完整总线事务（如主存读写）所需的时间。通常包含若干个总线时钟周期。
存储周期	存储器连续启动两次独立读/写操作所需的最小时间间隔。

总线带宽计算公式： $\text{总线带宽} = \text{总线工作频率} \times \frac{\text{总线宽度}}{8} \quad (\text{单位：B/s})$

【避坑指南】： 题目中常出现 $1024 \text{ MB/s}$ 或类似数据结果。

• 若按十进制标准（1 GB = 1000 MB），则 $1000 \text{ MB/s} = 1 \text{ GB/s}$。
• 若按二进制标准（1 GiB = 1024 MiB），则 $1024 \text{ MiB/s} = 1 \text{ GiB/s}$。 考试时严格按照题干给定的单位前缀计算，不要为了凑整而随意写“约 1 GB/s”，以免被扣分。

8.2.1 总线传输过程#

一次完整的总线传输操作（称为一个总线事务）通常包括以下四个阶段：

1. 申请与仲裁阶段：需要使用总线的设备向总线仲裁器发出使用请求，仲裁器按照一定策略决定由哪个设备获得总线使用权。
2. 寻址阶段：获得总线使用权的主设备将目标设备的物理地址或端口地址放到地址总线上，选中目标从设备。
3. 传输阶段：主设备和从设备之间通过数据总线进行实际的数据传输。
4. 结束阶段：主设备释放总线使用权，让其他设备有机会申请使用。

8.2.2 总线的信息传送方式#

按照数据传输方向的特征，总线的信息传送方式可分为：

• 串行传输：数据在一条传输线上逐位依次传送。速度较慢，但传输距离远、线路成本低。
• 并行传输：数据在多条传输线上同时传送各位。速度快，但受线间串扰和同步偏移的限制，传输距离较短。

按照通信方向，还可分为：

• 单工：只能沿一个方向传输。
• 半双工：可以双向传输，但同一时刻只能一个方向。
• 全双工：可以同时双向传输。

8.2.3 总线仲裁#

当系统中有多个设备同时申请使用总线时，需要通过仲裁机制来决定哪个设备优先获得总线使用权。

8.2.4 总线定时#

总线定时是指在总线数据传输过程中，主设备与从设备之间如何协调同步的通信机制。

8.2.5 地址/数据复用总线#

为了减少总线引脚数量，降低芯片封装成本，系统常将地址线和数据线复用为同一组物理线路。

• 工作机制：在总线周期的寻址阶段，这组线传输地址信号；在传输阶段，这组线传输数据信号。
• 代价：由于无法同时传输地址和数据，总线周期通常会被拉长，传输速率受到一定影响。

8.3.1 单总线结构#

CPU、主存、I/O 接口等所有部件都连接在同一条系统总线上。

• 优点：结构简单，扩展方便，成本低。
• 缺点：同一时刻只能有两个部件之间进行数据传输，其他部件必须等待。当多个部件频繁争用总线时，系统性能将受到严重制约，形成总线瓶颈。

8.3.2 双总线结构#

在 CPU 与主存之间设置一条专用的主存总线（存储器总线），同时保留一条I/O 总线用于连接 I/O 设备。

• 优点：CPU 与主存之间的高频率数据交换不再占用 I/O 总线，I/O 设备的数据传输也不会阻塞 CPU 访存，两条总线可以并行工作。
• 缺点：需要增加一个通道或桥接器来协调两条总线之间的数据交互。

8.3.3 三总线结构#

在双总线结构基础上，进一步增加一条 DMA 总线（或称高速 I/O 总线），用于连接高速外设（如高速磁盘控制器、图形适配器），使高速 I/O 设备可以直接与主存进行高带宽的数据传输，而不必经过较慢的 I/O 总线。

1
CPU ←→ 主存总线 ←→ 主存
2
              ↑
3
          桥接器
4
              ↓
5
高速 I/O ←→ 高速总线（DMA总线）
6
              ↑
7
          桥接器
8
              ↓
9
低速 I/O ←→ I/O 总线

8.3.4 高性能总线结构#

现代计算机系统通常采用”南北桥”或类似的层次化总线体系结构：

• 北桥连接 CPU、主存和高速图形接口（如 PCIe x16），处理高带宽数据流。
• 南桥连接各种中低速 I/O 设备（USB、SATA、网卡、声卡等）。
• 北桥和南桥之间通过专用的高速内部总线互连。

这种层次化设计使得高速设备和低速设备各走各的通道，避免相互干扰。

8.6.1 总线概念与分类#

【1】下列总线标准中属于串行总线的是（ ）。（2020-2021第二学期B / 计组2019秋18级测试） A. PCI B. USB C. EISA D. ISA 答案：B

解析：

• A [错误]：PCI 是一种早期的并行系统总线标准，其地址线与数据线均为并行传输方式。
• B [正确]：USB 即通用串行总线，属于典型的串行总线标准，采用串行通信方式。
• C [错误]：EISA 是扩展工业标准结构总线，属于早期的并行总线标准。
• D [错误]：ISA 是工业标准结构总线，也是早期微型计算机中使用的并行总线标准。

【2】下列选项中的英文缩写均为总线标准的是（ ）。（2020-2021第2学期A） A. PCI、CRT、USB、EISA B. ISA、CPI、VESA、EISA C. ISA、SCSI、RAM、MIPS D. ISA、EISA、PCI、PCI-Express 答案：D

解析：

• A [错误]：PCI、USB 和 EISA 都是总线标准，但 CRT 代表阴极射线管，是早期的显示器显示技术，不属于总线标准。
• B [错误]：ISA、VESA 和 EISA 是总线标准，但 CPI 表示执行每条指令所需的平均时钟周期数，是衡量处理器性能的指标，不属于总线标准。
• C [错误]：ISA 和 SCSI 是总线标准，但 RAM 是随机存取存储器，MIPS 代表每秒百万条指令或代表一种指令集架构，它们不属于总线标准。
• D [正确]：ISA、EISA、PCI 和 PCI-Express 均为计算机中常见的总线标准。

【3】在计算机系统中，多个系统部件之间信息传送的公共通路称为总线。就其所传送信息的性质而言，在公共通路上传送的信息包括数据总线、（ ）总线、（ ）总线。（2020-2021第二学期B）

• 正确答案：控制、地址
• 解析：系统总线按逻辑功能划分为三大类：数据总线（DB）、地址总线（AB）、控制总线（CB）。

【4】系统总线中地址线的功能是（ ）。（2020-2021第2学期A） A. 选择主存单元地址 B. 选择进行信息传输的设备 C. 选择外存地址 D. 选择指定主存和 I/O 设备接口电路的地址 答案：D

解析：

• A [错误]：地址线不仅用于指明主存的存储单元地址，还用于指明外设接口的端口地址，因此只选择主存单元地址不全面。
• B [错误]：选择进行信息传输的设备通常需要通过地址线指定的接口地址或通过控制总线中的片选信号来进行，仅描述为选择设备是不够准确和完整的。
• C [错误]：CPU 无法直接通过系统地址线来寻址外存储器的内部物理地址，而是寻址外存储器控制器接口的端口地址。
• D [正确]：系统总线中的地址线用于单向传输 CPU 发出的地址信号，用以指定 CPU 要访问的主存储器单元或输入输出设备接口电路的端口地址。

【5】并行总线比串行总线传输速度快。（判断题）（南阳理工学院C卷）

• 正确答案：错
• 解析：早期观念认为并行总线一次传多位，速度必然快于串行。但在极高频率下，并行总线的多条信号线之间会产生严重的信号干扰（串扰）和时钟同步偏差（信号偏斜），导致其频率很难进一步提升。现代高速总线（如 PCIe、SATA、USB 3.0）普遍采用高速串行技术，其传输速度远超传统的并行总线。

8.6.2 仲裁与定时控制#

【1】在集中式总线控制中，响应速度最快的是（ ）。（计组2019秋18级测试） A. 链式查询 B. 计数器定时查询 C. 独立请求 D. 分组链式查询 答案：C

解析：

• A [错误]：链式查询方式（又称菊花链方式）中，总线许可信号是通过串行级联的设备逐个向下传递的，响应速度在集中式总线控制中最慢。
• B [错误]：计数器定时查询方式通过计数器计数并轮询设备，其响应速度取决于计数器的初值和查询逻辑，响应速度适中，慢于独立请求方式。
• C [正确]：独立请求方式中，每个设备都有专属的请求线和响应线直接连接到总线控制器，控制器能够并行接收并立即处理请求，因此响应速度最快。
• D [错误]：分组链式查询是链式查询的改进版，虽然缩短了链的长度，但每个分组内部仍然采用串行级联方式，响应速度明显慢于独立请求方式。

【2】下列总线仲裁方式中，可能产生“饿死”现象的是（ ）。（南阳理工学院C卷） A. 固定优先级仲裁 B. 轮询仲裁 C. 独立请求仲裁 D. 分布式仲裁 答案：A

解析：

• A [正确]：在固定优先级仲裁方式下（如链式查询方式），优先级结构是静态分配且固定不变的。当高优先级的设备频繁且连续地发出总线请求时，低优先级的设备将一直被屏蔽而无法获取总线控制权，从而产生“饿死”现象。
• B [错误]：轮询仲裁（或循环优先级仲裁）的优先级是随着总线的使用而动态改变的，每个设备都有均等的机会获得总线使用权，因此不会产生“饿死”现象。
• C [错误]：独立请求仲裁可以通过总线控制器内部的调度算法（例如公平轮询或优先级调度）进行分配，虽然使用固定优先级算法时也会有类似情况，但其本身支持灵活的防饿死设计，并不实现绝对意义的必然“饿死”。在单项选择中，固定优先级仲裁是导致“饿死”的最典型方式。
• D [错误]：分布式仲裁采用分布式竞争和优先级自举等机制，设备通过共享的控制线相互协商获取总线，设计上通常会避免单一设备长期独占总线，一般不会产生“饿死”现象。

【3】总线的定时方式分为（ ）、异步、（ ）方式。（2020-2021第2学期A）

• 正确答案：同步、半同步
• 解析：总线定时（通信）方式四大类：同步定时、异步定时、半同步定时、分离式通信。

【4】同步通讯之所以比异步通信具有较高的传输速率，是因为（ ）。（2020-2021第二学期B） A. 同步通信不需要应答信号且总线长度较短 B. 同步通信用一个公共的时钟信号进行同步 C. 同步通信中，各部件的存取时间接近 D. 以上各项因素的综合结果 答案：D

解析：

• A [错误]：同步通信确实不需要应答信号，且由于时钟偏斜等原因总线长度不能过长。但这一选项只描述了部分原因，不够全面。
• B [错误]：同步通信使用一个公共的时钟信号进行同步是其核心特征之一，这也使其控制逻辑简单、数据传输紧凑，但这一选项同样不够全面。
• C [错误]：同步通信要求各部件的存取时间比较接近，以使得各设备能在预定时间内完成数据传送，这是采用同步通信的前提，但也仅是速率高的原因之一。
• D [正确]：同步通信通过公共时钟进行同步，免去了异步通信中的握手应答开销，且其总线长度通常较短、各部件的存取时间也比较接近。这些因素的综合作用共同促成了同步通信具有较高的传输速率。

【5】同步通信方式中，同步时钟信号可由多设备提供。（判断题）（2022-2023-2考试）

• 正确答案：错
• 解析：同步定时方式中，系统必须提供一个统一的公共时钟信号来协调总线上所有部件的工作，该时钟通常由总线控制器单一提供，不可多头提供。

【6】异步通信方式下，非互锁方式中请求信号和应答信号的撤销互不依赖，需要（ ）次握手。（南阳理工学院C卷）

• 正确答案：2
• 解析：在非互锁方式中，主设备的请求信号和从设备的应答信号的撤销互不依赖，只涉及请求发送与应答响应两次状态切换（即 2 次握手交互）。

【7】在一次总线事务中，主设备只需给出一个首地址，从设备就能从首地址开始若干的连续单元读出或写入多个数据，这种事务方式称为（ ）。（2022-2023-2考试）

• 正确答案：突发传输（或猝发传输、Burst）
• 解析：突发传输大幅减少了地址传输的开销，在总线读取连续数据块（如 Cache 行填充、DMA 数据块传输）时极为高效。

8.6.3 综合计算大题与分析#

【1】基础总线带宽计算（计组2019秋18级测试） 题干：设 32 位总线时钟频率为 66 MHz，设一个总线周期包含 4 个时钟周期，则总线的带宽是___ B/s。

• 解答：66 M
• 解析：
  1. 数据宽度 $W = 32 \text{ bit} = 4 \text{ B}$。
  2. 一个总线周期包含 4 个时钟周期，因此总线传输频率 $f_{\text{bus}} = 66 \text{ MHz} \div 4 = 16.5 \text{ MHz}$。
  3. 带宽 $= f_{\text{bus}} \times W = 16.5 \text{ M/s} \times 4 \text{ B} = 66 \text{ MB/s}$。

【2】复杂总线带宽计算（2022-2023-2考试） 题干：假设某系统总线在一个总线周期中并行传输 4 字节信息，一个总线周期占用两个时钟周期，总线时钟频率为 10 MHz，单时钟传输次数为 0.5 次，则总线带宽是___。

• 解答：20 MB/s
• 解析： 这道题的表述存在冗余： 方法一：“单时钟传输 0.5 次”且“10 MHz 时钟频率”，意味着每秒发生 $10\text{ M} \times 0.5 = 5\text{ M}$ 次传输。每次传 4 B，带宽 $= 5\text{ M} \times 4\text{ B} = 20 \text{ MB/s}$。 方法二：“一个总线周期两个时钟”意味着总线周期频率为 $10\text{ MHz} \div 2 = 5\text{ MHz}$。每周期传 4 B，带宽 $= 5\text{ M} \times 4\text{ B} = 20 \text{ MB/s}$。

【3】总线文件传输时间（南阳理工学院C卷） 题干：一个 PCI 总线的带宽为 32 MB/s，传输一个大小为 256 MB 的视频文件需要的时间是___ s。

• 解答：8
• 解析：时间 $= \text{总数据量} \div \text{带宽} = 256 \text{ MB} \div 32 \text{ MB/s} = 8 \text{ s}$。

【4】地址/数据复用总线计算（南阳理工学院C卷） 题干：某 16 位地址/数据复用的同步总线中，总线时钟频率为 8 MHz，每个总线事务只传输一个数据，需要 4 个时钟周期，该总线的可寻址空间、数据传输率是多少？

• 解答：
  1. 可寻址空间：地址线有 16 位（由地址/数据复用得来），因此寻址能力为 $2^{16} = 64 \text{ K}$。若按字节编址则为 64 KB。
  2. 数据传输率（带宽）：总线周期频率 $= 8 \text{ MHz} \div 4 = 2 \text{ MHz}$。数据线宽度为 16 位（2 B）。传输率 $= 2 \text{ MHz} \times 2 \text{ B} = 4 \text{ MB/s}$。

【5】同步总线最大传输率及提升方案（2022-2023-2考试简答） 题干：假设一个同步总线的时钟频率为 100 MHz，总线带宽为 32 位，每个时钟周期传输一个数据，该总线的最大数据传输速率为多少？若要将总线带宽提高一倍，有哪几种可行方案？

• 解答：
  1. 最大传输率 $= 100 \text{ MHz} \times (32 \div 8) \text{ B} = 400 \text{ MB/s}$。
  2. 提升带宽的方案（列出其一即可）：
     • 将总线数据位宽增加一倍（32位升级为64位）。
     • 将总线时钟频率增加一倍（100 MHz 提升至 200 MHz）。
     • 采用双倍数据率技术（DDR，即在时钟的上升沿和下降沿各传输一次数据，使每个时钟周期传输两个数据）。

【6】双总线结构下的数据通路微操作（计组2019秋18级测试 综合大题） 考法说明：题目给出一幅含有 CPU 内部寄存器（PC, IR, DR, AR 等）、ALU 以及挂载主存的双总线结构通路图。要求写出某条指令（如 SUB R1, R0）的完整指令周期流程与微操作控制信号。

习题8.1 解释下列名词#

题干：

总线、片内总线、系统总线、I/O 总线、外部总线、总线控制器、总线接口、地址总线、数据总线、控制总线、总线复用、主设备、从设备、总线主控、总线标准、三态门、总线宽度、总线时钟、总线传输周期、总线带宽、DDR、QDR、总线事务、突发传输、串行传送、并行传送、波特率、数传率、全双工、半双工、数据传输模式、广播与广集、总线仲裁、集中式仲裁、分布式仲裁、总线定时、同步定时、异步定时、总线事务分离、总线结构、全局总线、局部总线、桥接器、北桥芯片、南桥芯片、FSB 总线、QPI 总线、DMI 总线、PCI 总线、PCIe 总线、AMBA 总线、USB 总线。

解析：

习题8.2 简要回答下列问题#

题干：

(1) 计算机系统为什么采用总线结构？ (2) 比较单总线、双总线、三总线结构的性能特点。 (3) 总线的信息传送方式有哪几种？各有什么特点？ (4) 集中式总线控制方式下，确定总线使用权优先级的方法有哪几种？它们各有什么特点？ (5) 什么是突发传输模式？采用突发传输模式有什么优点？ (6) 影响总线性能的因素有哪些？ (7) 总线结构和交换结构相比，有哪些优势和劣势？

解析：

习题8.3 单选题（考研真题）#

题干：

习题8.4#

题干：

假设一个同步总线的时钟频率为 100MHz，总线宽度为 32 位，每个时钟周期传输一个数据，该总线的最大数据传输速率是多少？若要将总线带宽提高一倍，有哪几种可行方案？

解析：

带宽 $= 100\times10^6 \times 4\text{B} = 400\text{MB/s}$。提高一倍的方法：1) 频率升至 200MHz；2) 宽度增至 64 位；3) 采用 DDR 技术每周期传 2 次。

习题8.5#

题干：

采用异步通信方式传送 ASCII 时，若数据位为 8 位，校验位为 1 位，停止位为 1 位，当波特率为 4800bit/s 时，字符传送的速率是多少？每个数据位的时间长度是多少？数据位的传送速率是多少？

解析：

每字符 $= 1+8+1+1=11$ 位。字符速率 $= 4800/11 \approx 436.36$ 字符/s。每数据位 $= 1/4800 \approx 208.33\mu\text{s}$。数据位速率 $= 4800 \times 8/11 \approx 3.49\text{kb/s}$。

习题8.6#

题干：

有 4 个设备 A、B、C、D，响应优先级为 D > B > A > C，画出串行链式排队电路。

解析：BG 链连接顺序：总线控制器 $\to$ D $\to$ B $\to$ A $\to$ C。BG 从最高优先级 D 开始串行传递，有请求则截获，否则传下一设备。

习题8.7#

题干：

有 4 个设备 A、B、C、D，响应优先级为 A > B > C > D，画出独立请求方式的排队电路。

解析：每个设备有独立请求线 $BR_A \sim BR_D$ 和允许线 $BG_A \sim BG_D$，仲裁器按优先级 A > B > C > D 直接授权。

习题8.8#

题干：

某 16 位地址/数据复用的同步总线中，总线时钟频率为 8MHz，每个总线事务只传输一个数据，需要 4 个时钟周期。该总线的可寻址空间、数据传输速率各是多少？

解析：地址线 16 位，按字节编址可寻址 $2^{16}\text{B}=64\text{KB}$。每秒事务数 $= 8\times10^6/4=2\times10^6$，数据宽度 $2\text{B}$，速率 $= 4\text{MB/s}$。

习题8.9#

题干：

某 32 位同步总线中，总线时钟频率为 50MHz，支持突发传输，每个时钟周期可传送一个地址或数据。存储器读事务时序：地址 1 周期、等待 3 周期、8 数据 8 周期；写事务时序：地址 1 周期、等待 2 周期、8 数据 8 周期、恢复 2 周期。求读/写存储器的数据传输速率。

解析：

时钟 $= 20\text{ns}$。一次突发传 $8 \times 4\text{B} = 32\text{B}$。读 $1+3+8=12$ 周期 $= 240\text{ns}$，速率 $\approx 133.33\text{MB/s}$。写 $1+2+8+2=13$ 周期 $= 260\text{ns}$，速率 $\approx 123.08\text{MB/s}$。

习题8.10#

题干：

某 64 位同步总线支持突发传输，每个时钟周期可传送一个地址或数据。存储器每存取一个数据需两个时钟周期，突发长度 $\le 4$。求两种情况下总线和存储器提供的数据传输速率：(1) 每事务传 32 位数据；(2) 每事务含 4 个数据期。

解析：

(1) 事务 $= 1+1=2$ 周期，传 $4\text{B}$。总线 $= 2\text{B/周期}$，存储器 $= 2\text{B/周期}$。

(2) 事务 $= 1+4=5$ 周期，传 $4 \times 8\text{B}=32\text{B}$。总线 $= 6.4\text{B/周期}$，存储器 $= 4\text{B/周期}$。系统瓶颈为存储器，实际 $= 4\text{B/周期}$。

习题8.11#

题干：

总线系统支持 $4 \sim 16$ 个 32 位字的数据块访问。总线时钟 200MHz，64 位同步总线，每 64 位传 1 时钟，发地址需 1 时钟。每总线操作间需 2 总线周期。数据块最初 4 字访问 200ns，随后每 4 字 20ns，总线传输可与读后续字重叠。用 4 字和 16 字块传输 256 字，计算总线带宽和每秒事务次数。

解析：

时钟 $= 5\text{ns}$，总线 $8\text{B}$，每数据周期传 2 字。总数据 $1024\text{B}$。事务间隔 $10\text{ns}$。

4 字块：$64$ 次事务，一次 $5+200+10=215\text{ns}$，总 $14390\text{ns}$，带宽 $\approx 71.16\text{MB/s}$，$4.45\times10^6$ 次/s。